

# DSPデジタル制御電源の入出力電圧変更にもなうループゲイン変化対策

野崎幸弘 前川峻徳 (新電元工業株式会社)

竹田史章(高知工科大学) 曾禰元隆(DSP 応用技術研究所)

## The Method of Countermeasure of Changed Loop Gain by Input-Output Voltage Change for DSP Digital Controlled POL

Yukihiko Nozaki, Michisato Maekawa(Shindengen Electric MFG.CO.,LTD)

Fumiaki Takeda(Kochi University of Technology)

Mototaka Sone(DSP Application Technology Lab.)

キーワード スイッチング電源, POL, デジタル制御, 高速応答

### < 1 > まえがき

Pentium や FPGA などは消費電力低減の要求から、低電圧大電流化の方向へと進化している。また、動作速度の高速化のため、動作クロックも数 GHz と高速である。このような高速電流変動負荷に対して、現在では Point of Load (以下 POL) と呼ばれる電源で対応している。POL を用いた給電体系は、まず、48V 付近のバス電圧を IBA と呼ばれる中間電源で 12V 程度に降圧し、更に POL で負荷が所望する電圧である 1V から 5V に降圧する[1]。ここで、POL に入力される電圧は 12V であることが多いが、低いものでは 5V で用意されるものもある。また、IBA 用の電源は非制御で使われることが多く、出力電圧範囲は 8~14V などと広く、精度も ±10% と POL と比べて一桁悪い。このような電源から電力の供給を受ける POL は入力電圧範囲を広く、また、稼働中の入力変動も考慮した電源である必要がある。また、出力電圧においても CPU のコア電圧は統一されていないため、出力電圧の変更も可能でなければならない。

入力電圧の変動に対して、現在は電流モードによって対応している。電流モードとは、インダクタ電流をフィードバック制御に加えることによって、より安定に制御する方法である。インダクタ電流波形が入力電圧によって変化することから、搬送波の傾きをインダクタ電流によって可変させることで、入力電圧の影響をキャンセルする方法[2][3]である。この方法においては、入力電圧が高いときには三角波の傾斜を急にし、入力電圧が低いときには三角波の傾斜を緩やかにすることで、デューティの変動幅を入力電圧によっても調整している。一方、出力電圧変更に対しては、ボリューム抵抗によって任意の出力電圧に設定するか、抵抗を付加する方法がある。ボリューム抵抗による設定では出力電圧の変更が容易であるという利点があり、抵抗を付加する方

法では出力電圧の調整が容易であるという利点がある。

このようなアナログ制御 POL に対して、出力電圧変更方法においては大きな問題がある。まず、ボリューム抵抗によって出力電圧を変更する方法においては、設定する出力電圧の変更にもない、フィードバックゲインも変更される。これは、出力電圧を分圧して制御回路に入力するため、目標電圧との差が同じでも分圧比によって制御回路に入力される偏差が異なるためである。一方、抵抗を付加する方法においては、抵抗値変更にもなうフィードバックゲインの変更に加え、出力電圧の変更が困難という問題がある。これらの問題に対して DSP によるデジタル制御では、リファレンス電圧を容易に変更可能であるため、分圧抵抗によって出力電圧の変更をする必要がない。つまり、プログラムを書き換えるだけでゲイン変更をとまなわぬ出力電圧の変更を期待できる。また、入力電圧の変動に対しても、制御中において制御ゲインの変更が可能である DSP デジタル制御ならばソフトウェアにおいて対応可能であると期待される。

本論文では代表的なアナログ制御電源と DSP デジタル制御電源を比較し、それぞれの優劣を述べる。出力電圧が変更された場合においては、アナログ制御はフィードバックゲインの変更を必要としたが、DSP デジタル制御においてはフィードバックゲインの変更を必要としない。一方、入力電圧が変更された場合においては、電流モードアナログ制御電源においてはフィードバックゲインの変更を必要としないのに対し、DSP デジタル制御電源ではフィードバックゲインの変更を必要とする。しかし、DSP デジタル制御電源においては入力電圧によって制御ゲインを調整することによって入力電圧の影響を受けないようにした。これによって DSP デジタル電源の長所を明らかにし、短所についても簡

単な補正プログラムを追加することによって補った。


<2> 方法

<2-1> 制御回路


本論文で用いた制御回路を図 1(a,b)に示す。なお、同図(a)はアナログ制御回路によるもので、同図(b)はデジタル制御回路である。アナログ制御回路は同図(a)に示される通り、主回路と制御回路に分けられる。主回路は入力電圧をコンデンサで平滑化し、ハイサイドの MOSFET で所望の出力電圧となるように制御回路で決定された矩形波が出力される。その矩形波はコイルによって電流が平滑化され、コンデンサによって電圧が平滑化され、出力される。一方、制御回路は分圧された出力電圧が誤差増幅器に入力され、その出力と搬送波とがコンパレータによって比較された結果、搬送波より大きければ MOSFET をオンする。このとき、分圧抵抗によって分圧比を変更することによってフィードバックゲインが変更される。また、この同図(a)は電圧モードアナログ回路図

であるが、電流モードにおいては L の電流によって搬送波の波形が変化する。

デジタル制御回路は、アナログ制御回路をデジタルに置き換えることによって実現可能である。しかし、主回路においては同図(b)に示されるように分圧抵抗が不要である。これは DSP 内部のリファレンス電圧を変更することによって出力電圧の変更が可能であるためである。制御回路においては検出を ADC によりアナログ信号をデジタル信号に変換する。その信号を DSP 演算部によって操作量の算出を行い、PWM を発生させる。その信号によってドライバ IC を駆動させるところからはアナログ制御と同様である。ただし、デジタル制御回路を設計する際には、ADC のサンプリング時間、演算時間、PWM の精度に注意する必要がある。高速応答性を得るためには、制御周期は 2 $\mu$ sec ~ 1 $\mu$ sec ほど必要になる。そのため、ADC の変換速度が最速 320nsec、PWM の精度が 150psec である TI 社製の TMS320F2808(以下 F2808)を使用することにした。



(a) アナログ制御回路




(b) デジタル制御回路

図 1 POL 用電源制御回路


<2-2> PWM 精度による安定性の評価

前節において、デジタル制御電源で注意しなければならないものとして PWM パルスの精度を挙げたので、具体的に何 nsec 必要なのかを示す。従来、PWM の最小パルス幅は DSP のクロック周波数に依存するため、電源のスイッチング周波数を上げていくにつれ PWM 精度は落ち、電源の出力電圧が波打つ現象であるリミットサイクルオシレーションを生じ、動作が安定しなくなる。そこで、デジタル制御回路の PWM 精度による波形の安定性評価を行う。DSP で実現できる PWM 精度はスイッチング周波数 500kHz 時で最大 14bit である。よって、測定を行なう精度は一般的な PWM 精度である 8bit から F2808 の最大精度である 14bit まで行なった。評価は制御時における ADC からの入力信号を 1 周期に 1 回、連続 1000 個サンプリングし、目標電圧との差をカウントする方法を用いた。

測定結果を図 2(a,b)に示す。なお、同図(a)は各ビット長における出力電圧のサンプリング結果、同図(b)はサンプリング結果の分布図である。サンプリングは制御周期 2 $\mu$ sec に 1 回、2msec ずつ行なった。結果は 8bit の場合において評価基準の一つである  $\pm 5\%$  以内という条件を満たすことが出来なかったが 9bit 以上では基準値を満足しており、PWM の精度は 9bit 以上必要であることが分かる。なお、9bit 以上の精度において、その効果を判断出来ないの、より詳細に評価するため誤差分布を調べる。



(a) サンプリング電圧



(b) サンプリング電圧の誤差分布

図2 ビット長に対する出力電圧の安定性

誤差分布は横軸の中心が目標値  $V_{ref}$  との誤差をあらわし、縦軸がそのカウント数をあらわす。つまり、中心誤差0で高く、細い結果が制御結果が安定しており良い結果であると言える。よって、PWM 精度による安定性は同図(b)に示される通り 14bit が一番よく、ビット長を減らしていくにつれ悪くなり、8bit が一番悪い結果となった。ただし、9bit から14bit まではそれ程大差はなく、8bit の結果と 9bit の結果に大きな差があることが示される。これは同図(a)の結果と同様である。ここで、8bit ではPWMの精度が 10nsec であり、9bit では 5nsec である。この結果から、POL 用制御 DSP には最低 5nsec 制度のPWMが必要であることが分かる。今回使用する DSP は最大 14bit まで精度が出せるのでこの条件を満足している。以降、PWMの制度は 14bit で実験を行なう。


< 3 > 結果及び検討

<3-1> 出力電圧の制御結果への影響


アナログ制御回路において、出力電圧を変更する方法

は負荷電圧の分圧比を変更するのが一般的である。一方、デジタル制御回路では DSP の内部リファレンス電圧を変更することで出力電圧の変更が可能である。そこで、アナログ制御回路における出力電圧の変更方法と DSP デジタル制御における出力電圧の変更方法で制御を行い、その影響を明らかにする。なお、入力電圧は一般的な POL と同様に 12V 一定とし、出力電圧も同様に 1.0V, 1.8V, 2.5V とした場合の過渡応答時の出力電圧変動値で評価を行なう。

アナログ制御回路における出力電圧による制御結果への影響を図 3(a,b)に示す。なお、同図(a)は負荷急増時の波形、同図(b)は負荷急減時の波形である。負荷急増時においては同図(a)より、出力電圧によって異なる  $\Delta V$  値を示した。出力電圧  $V_o$  が 1.0V の場合に  $\Delta V$  が 110mV と最も小さく、2.5V で  $\Delta V$  が 135mV と最も大きくなった。一方、負荷急減時においては同図(b)より、負荷急増時とは逆の結果となり、出力電圧  $V_o$  が 1.0V の場合に  $\Delta V$  が 170mV と最も大きく、2.5V で  $\Delta V$  が 165mV と最も小さくなった。



(a)負荷急増波形



(b)負荷急減波形


図3 検出電圧の分圧による出力電圧変更

出力電圧によって負荷急変時の過渡応答が異なる原因は負荷電圧を分圧して制御回路に入力しているためだと考えられる。アナログ制御回路においては出力電圧の目標値であるリファレンス電圧が一定であるため、負荷の分圧抵抗の分圧比を調節して所望の出力電圧を得る。例えば、リファレンス電圧が 1.0V の場合、出力電圧を 1.0V に設定する場合は分圧する必要がないが、出力電圧を 1.8V とする場合は 5/9 に、2.5V にする場合は 2/5 に降圧して誤差増幅器に入力する必要がある。この時に実際の電圧値より誤差が小さくなるのでフィードバックゲインも減少する。これは負荷急減時にも当てはまるはずだが、同図(b)に示される通り負荷急増時とは逆の結果となっている。この差は、急減時におけるデューティが最小値で制御しているためだと考えられる。そのため、定常時においてデューティ幅が一番狭い 1.0V が一番  $\Delta V$  値が大きくなったと考えられる。急増時と比較して  $\Delta V$  の値も大きく出ていることもそう考えられる理由である。


分圧抵抗によって出力電圧を変更するアナログ制御回路の方法に対して DSP デジタル制御回路での出力電圧変更方法での制御結果を明らかにする。デジタル制御において出力電圧の変更方法は内部リファレンスを変更することによって可能である。内部リファレンス電圧はプログラム内に記述された値であり、プログラムを書き換えることで変更される。

DSP デジタル制御 POL において出力電圧を変更した場合を図 4(a,b)に示す。なお、同図(a)に負荷急増波形を、同図(b)に負荷急減波形を示す。負荷急増波形は同図(a)に示される通り、出力電圧が 1.0V 出力時に  $\Delta V$  が 110mV で最小となり、2.5V 出力時に  $\Delta V$  が 129mV で最大となった。この結果からデジタル制御回路においても図 3(a)のアナログ制御回路と同様の結果を示しているように思われるかもしれない。しかし、デジタル制御回路における  $\Delta V$  の差はチョップコイルの容量によるリップルによるもので、フィードバックゲインの変化によるものではないと考えられる。

同様に負荷急減時の波形は図 4(b)に示されるように出力電圧が 1.0V 出力時に  $\Delta V$  が 107mV と最小となり、2.5V 出力時に  $\Delta V$  が 120mV で最大となった。負荷急減時においても  $\Delta V$  の最大値と最小値で差が出たが、負荷急増時と同様にリップルの影響を受けたためだと考えられる。以上の結果からアナログ制御回路の分圧抵抗による出力電圧の変更方法においてはフィードバックゲインが変わり制御結果にも影響を与えたが、DSP デジタル制御による内部リファレンスを変更して出力電圧を変更する方法においてはフィードバックゲインを変えることな



(a)負荷急増波形



(b)負荷急減波形


図 4 リファレンス電圧による出力電圧の変更

く出力電圧変更の影響をほとんど受けずに制御可能であることが分かった。


### <3-2> 入力電圧の制御結果への影響

POL においては出力電圧の変更だけでなく、入力電圧の変更にも対応する必要がある。そこで、入力電圧を変更した場合の電流モードアナログ制御回路での制御結果と DSP デジタル制御回路での制御結果を比較し、その違いを明らかにする。なお、実験条件は出力電圧を 2.5V 一定とし、入力電圧を 12V, 9V, 5V とした。

電流モードアナログ制御回路による制御結果を図 5(a,b)に示す。なお、同図(a)に負荷急増波形を、同図(b)に負荷急減波形を示す。負荷急増時における制御結果は同図(a)より入力電圧が 12V のときに  $\Delta V$  が最も大きく 135mV であり、5V のときに  $\Delta V$  が最も小さく 131mV であった。波形が同一の軌跡を描いて収束しているため、 $\Delta V$  の差はリップルの差によるものと考えられ、フィードバックゲインは変化していないものと考えられる。同様に、負荷急減波形の結果も同図(b)に示される通り、入



(a) 負荷急増波形




(b) 負荷急減波形


図5 アナログ制御回路電流モード制御波形

力電圧が 12V から 5V の場合で同一である。ただ、負荷急増時と比較すると  $\Delta V$  の値に大きな違いがあるため、負荷急減時においてはデューティ最小値で制御しており、制御が十分に効いていない結果であると考えられる。

一方、DSP デジタル制御回路によって制御結果を図 6(a,b) に示す。なお、同図(a)に負荷急増波形を、同図(b)に負荷急減波形を示す。負荷急増波形は同図(a)に示される通り入力電圧を変更すると  $\Delta V$  の値も変化することが示される。 $\Delta V$  の値は入力電圧 12V のときに 126mV で最小となり、入力電圧 5V のときに 173mV で最大となった。この  $\Delta V$  の差はリップルの影響だけでなく、フィードバックゲインの影響を大きく受けているためであると考えられる。同様に、負荷急減波形も同図(b)に示される通り  $\Delta V$  の値は入力電圧 12V のときに 120mV と最小になり、入力電圧 5V のときに 170mV と最大になった。この理由としては、デューティの変動幅は出力電圧と目標値との差から算出され決定されるが、同じ変動幅であっても、入力電圧によって出力電圧の変動幅が異なるためである。



(a) 負荷急増波形



(b) 負荷急減波形

図6 入力電圧変更によるデジタル制御結果

以上の結果から、電流モードで制御を行なう場合には入力電圧の影響はほとんど受けることがない。しかし、DSP デジタル制御などの電圧モードによる制御では入力電圧の影響を受け、制御結果も影響を受ける。そのため、入力電圧を考慮した電源を設計する場合には、入力電圧範囲の中心でチューニングを行ない入力電圧による影響を最小限にするか、入力電圧が変更されるごとに再チューニングすることが考えられる。しかし、プログラマブルなデジタル制御であっても、電流モードによるアナログ制御回路と比較すると大きな手間となる。そこで、デジタル制御において入力電圧の影響を打ち消すアルゴリズムを考案する必要がある。

### <3-3> 入力電圧の制御結果への対策

DSP デジタル制御においては入力電圧によって制御結果に差が生じることを前節で示した。そこで、本節ではその対策を行なう。


入力電圧と出力電圧の関係は式(1)のように示される。入力電圧が制御結果に与える影響は式(1)より入力電圧の比例の関係にある。そこで、 $\Delta \text{Duty}$  に  $1/V_{in}$  を掛けることにより入力電圧の影響をキャンセルすることを考え

る。 $\Delta$ Duty は式(2)の制御係数 K0, K1, K2 と偏差 E で構成される PID 制御式で与えられるので、それぞれの制御係数に入力電圧の逆数を掛け合わせることで入力電圧の影響を打ち消すことができる。


$$\Delta V_{out} = \Delta Duty \times V_{in} \quad \dots\dots(1)$$

$$\Delta Duty = K0 * E[n] + K1 * E[n-1] + K2 * E[n-2] \dots\dots(2)$$

入力電圧の影響対策制御結果を図7に示す。なお、同図(a)に負荷急増波形を、同図(b)に負荷急減波形を示す。負荷急増時は、 $\Delta V$ の最大値は  $V_{in}$  が 5V の場合で 134mV、最小値は  $\Delta V$  が 12V の場合で 124mV となった。この差は 10mV であり、対策前の 47mV と比較すると大きく改善されたことが分かる。同様に負荷急減時においても、 $\Delta V$  の最大値は 5V 制御時の 128mV、最小値は 12V 制御時の 117mV であり、その差は 11mV と対策前の 50mV から大きく改善されたことが分かる。



(a)負荷急増波形



(b)負荷急減波形

図7 入力電圧ゲイン補正制御結果

以上のことから、DSP デジタル制御においても、入力電圧を監視することにより入力変動に対応することが可能である。

#### <4> まとめ

本論文では POL の入出力電圧がコントローラに与える影響を明らかにし、その対策を DSP デジタル制御によって行なった。出力電圧の変更に対しては、アナログ制御回路は影響を受けるがデジタル制御の場合は影響をほとんど受けずに制御可能である。一方、入力電圧の変更に対しては、アナログ制御の場合は電流モードによって対応可能だが、デジタル制御では影響を大きく受けてしまう。そこで、デジタル制御においても入力電圧の影響を打ち消すようなアルゴリズムを提案し、その効果を示した。

#### 参考文献

- [1] 汎用電源にデジタル化の波 / 川村祥子 / 2006.3 EDN Japan
- [2] 電流モード制御DC-DCコンバータの特性改善 / Claude Abraham / 2007.1 EDN Japan
- [3] Switching Power Supply Design / Abraham I. Pressman / McGraw-Hill / 1998

#### 著者紹介

野崎 幸弘 (正会員)



1987年3月東京電機大学電気工学科卒業。同年4月新電元工業入社。システム製品の開発設計を担当し、その後回路技術の研究開発職に従事、現在に至る。電気学会会員。

前川 峻徳



2007年3月武蔵工業大学大学院工学研究科電気工学専攻修士課程修了。同年4月新電元工業入社。回路技術の研究開発職に従事、現在に至る。

竹田 史章 (正会員) 論文 p48 参照

曾禰 元隆 (正会員) 論文 p48 参照