WEKO3
アイテム
A Single-Pass Timing-Analysis and Delay-Placement Framework for Asynchronous Bundled-Data Circuits on FPGA Platforms
https://doi.org/10.32149/0002000380
https://doi.org/10.32149/0002000380fb5257b7-d7ec-4931-acbc-e78594810f89
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
博士論文全文 (2.7 MB)
|
|
|
|
論文内容の要旨 (101 KB)
|
|
|
|
審査結果の要旨 (147 KB)
|
|
| アイテムタイプ | 学位論文 / Thesis or Dissertation(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2026-04-28 | |||||||
| タイトル | ||||||||
| タイトル | A Single-Pass Timing-Analysis and Delay-Placement Framework for Asynchronous Bundled-Data Circuits on FPGA Platforms | |||||||
| 言語 | en | |||||||
| 言語 | ||||||||
| 言語 | eng | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||||
| 資源タイプ | doctoral thesis | |||||||
| ID登録 | ||||||||
| ID登録 | 10.32149/0002000380 | |||||||
| ID登録タイプ | JaLC | |||||||
| アクセス権 | ||||||||
| アクセス権 | open access | |||||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||||
| 著者 |
Tamnuwat Valeeprakhon
× Tamnuwat Valeeprakhon
|
|||||||
| 書誌情報 |
p. 1, 発行日 2026-03-18 |
|||||||
| その他の言語のタイトル | ||||||||
| その他のタイトル | FPGA向き非同期束データ回路のためのタイミング解析および遅延調整法 | |||||||
| 言語 | ja | |||||||
| 出版者 | ||||||||
| 出版者 | 高知工科大学 | |||||||
| 言語 | ja | |||||||
| アドバイザー | ||||||||
| en | ||||||||
| Makoto IWATA | ||||||||
| 学位名 | ||||||||
| 学位名 | 博士（工学） | |||||||
| 言語 | ja | |||||||
| 学位授与機関 | ||||||||
| 学位授与機関名 | 高知工科大学 | |||||||
| 言語 | ja | |||||||
| 学位授与年月日 | ||||||||
| 学位授与年月日 | 2026-03-18 | |||||||
| 学位授与番号 | ||||||||
| 学位授与番号 | 甲第452号 | |||||||
